在科技前行的道路上，内存技术的发展从未停歇。三星电子的代表Song Jai-hyuk在最近的IEEE ISSCC 2025全体会议上为我们描绘了未来高带宽内存（HBM）技术的发展蓝图，提出了减少I/O面积占用和在基础芯片上集成加速器的创新方向。

　　目前的HBM内存技术主要依赖于xPU处理器与HBM基础裸片（Base Die）之间的数千个PHY I/O连接，但这种方案虽盛行，却显得有些臃肿。在寻找更高效解决方案的路途中，三星转向了定制版本的HBM，采用更先进的D2D裸片间互联，通过缩短芯片间的距离和减少I/O数量，使得能效和面积得到双重提升。这样的设计不仅避免了传统结构中的冗余，还为xPU和Base Die引入更多芯片IP打开了新大门。

　　更引人注目的话题是，未来的HBM结构将看到LPDDR控制器/PHY和HBM控制器直接迁移至Base Die中。这一变革意味着，随着技术的进步，HBM的集成度将不断提升。现阶段大多数HBM内存与处理器采用的是2.5D封装，这种方式导致了大量的功耗在数据搬运过程中被浪费。但三星正在研发的3D集成HBM则让我们看到了希望，它将加速器单元直接嵌入基础芯片，利用TSV硅通孔实现DRAM芯片的直连，这无疑是一种颠覆性的设计。

　　这种新结构不仅精简了层级关系，还提高了数据传输的能效，将有助于推动未来计算的更高效与节能。显然，三星对HBM的未来展望，不仅从微观技术角度重新布局了内存的底层结构，更从整体上提升了其在信息高速公路上的表现与潜能vpn的外国网站。未来的HBM有潜力成为推动技术变革的重要引擎，值得我们全程关注。返回搜狐，查看更多